FPGA

关注458人关注

我要报错

FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

DSP48E2的高级用法：乘加累加链与预加法器的性能优化

在高性能FPGA设计中，DSP48E2 Slice绝非仅仅是一个简单的乘法单元。若将其仅视为“硬件乘法器”，将极大浪费其潜在的算力。作为Xilinx UltraScale+架构的核心算术引擎，DSP48E2集成了预加器、27x18位乘法器及48位ALU，构成了一条完整的“流水线工厂”。掌握其高级用法——特别是预加器（Pre-Adder）与乘加累加链（MAC Chain）的协同优化，是突破算力瓶颈的关键。

电子设计自动化
2026-03-22

DSP48E2 FPGA
抗辐射加固设计：FPGA在航空航天应用中的三模冗余（TMR）实现

在浩瀚宇宙中，高能粒子如隐形的子弹，时刻轰击着航天器的电子核心。对于FPGA而言，单粒子翻转（SEU）可能导致逻辑状态突变，引发灾/难性后果。此时，三模冗余（TMR）技术便成为守护系统可靠的“神盾”，它通过硬件代价换取极高的容错能力，是航空航天FPGA设计的bi备策略。

电子设计自动化
2026-03-22

三模冗余抗辐射加固设计 FPGA
资源复用策略：利用Time-Multiplexing在小容量FPGA上实现大算法

在FPGA设计中，资源不足是工程师常面临的“紧箍咒”。当复杂的数字信号处理（DSP）算法或神经网络模型所需的逻辑单元（LUT）和DSP Slice远超芯片容量时，直接映射往往行不通。此时，Time-Multiplexing（时分复用）成为突破物理限制的“银弹”。它通过分时共享硬件资源，以时间换空间，让小容量FPGA也能跑通大算法。

电子设计自动化
2026-03-22

资源复用 Time-Multiplexing FPGA
FPGA云平台体验：AWS F1实例上的硬件加速开发流程解析

在硬件加速的星辰大海中，FPGA（现场可编程门阵列）宛如一颗璀璨的明珠，以其无与伦比的并行计算能力和灵活性，成为打破摩尔定律瓶颈的“破局者”。然而，昂贵的硬件成本与漫长的开发周期曾让无数开发者望而却步。如今，AWS F1实例的出现，将这颗明珠镶嵌在了云端，让硬件加速变成了一种即开即用的“水电煤”资源。这不仅是技术的进步，更是计算范式的深刻变革。

智能应用
2026-03-22

云平台 FPGA
RISC-V核定制：在FPGA上实例化Rocket Chip并添加自定义指令集

在硬件设计的浪潮中，RISC-V架构凭借其开放性与模块化，已成为创新的“黄金赛道”。而FPGA则为这种创新提供了无限可能的“试验田”。通过将Rocket Chip生成器与FPGA结合，开发者不仅能快速构建定制化SoC，更能通过自定义指令集（Custom Instructions）为特定算法注入硬件加速的灵魂。

智能硬件
2026-03-22

RISC-V Rocket Chip FPGA
FPGA时序收敛：关键路径手动布局与布线约束实战技巧

在高性能FPGA设计中，时序收敛是决定系统稳定性的核心挑战。随着工艺节点演进至7/nm及以下，时钟频率突破GHz门槛，自动布局布线工具常因资源竞争或路径过长导致关键路径时序违例。此时，手动布局与布线约束成为突破瓶颈的关键手段。

电子设计自动化
2026-03-22

时序收敛 FPGA
AI模型在FPGA上的部署：从TensorFlow/PyTorch量化到Vitis AI DPU的全流程

在边缘计算与物联网快速发展的背景下，FPGA凭借其并行计算特性和低功耗优势，成为实时AI推理的理想硬件平台。本文将系统阐述如何将TensorFlow/PyTorch模型通过量化、编译等步骤部署到Xilinx DPU（深度学习处理器）的全流程，帮助开发者突破从算法到硬件的落地瓶颈。

电子设计自动化
2026-03-22

AI模型 PyTorch ensorFlow FPGA
动态重配置实战：FPGA运行时逻辑功能切换指南

在工业控制、通信基站等高可靠性系统中，FPGA的静态配置模式难以满足功能升级与故障修复的实时性需求。动态重配置（Partial Reconfiguration, PR）技术允许在系统运行期间修改FPGA部分区域逻辑，实现"热插拔"式功能更新。本文通过实际案例，分享PR技术的工程实现要点。

电子设计自动化
2026-03-22

动态重配置 FPGA
FPGA原型验证平台搭建：多片互联中的布线延迟优化与引脚分配策略

在复杂SoC设计验证中，多片FPGA互联已成为突破单芯片资源限制的关键方案。然而，跨芯片信号传输带来的布线延迟和引脚分配冲突，常导致系统性能下降甚至功能异常。本文基于Xilinx Virtex UltraScale+系列FPGA的实测经验，分享解决多片互联核心问题的实用方法。

电子设计自动化
2026-03-22

SoC 布线 FPGA
时序收敛的“后一公里”：Vivado/Quartus物理优化策略破解建立时间

在FPGA设计中，时序收敛是工程师面临的终/极挑战。当系统时钟频率突破200MHz时，建立时间（Setup Time）往往成为阻碍设计成功的"后一公里"难题。本文将深入解析Vivado和Quartus工具链中的物理优化策略，结合实战案例揭示如何突破高频设计的时序瓶颈。

电子设计自动化
2026-03-22

时序收敛 Vivado Quartus FPGA
贸泽电子开售：面向工业、AI、医疗、数据中心等领域的Altera Agilex 5 FPGA与SoC

2026年3月18日 – 专注于引入新品的全球电子元器件和工业自动化产品授权代理商贸泽电子 (Mouser Electronics) 即日起开售Altera全新Agilex™ 5 FPGA和SoC产品。Agilex 5系列FPGA和SoC产品可广泛应用于需要高性能、低功耗、小规格及高逻辑密度的应用，涵盖无线与有线通信、视频与广播设备、工业、测试测量、数据中心、医疗等应用场景。

贸泽电子
2026-03-19

SoC 数据中心 FPGA
FPGA SoC系统中硬核/软核通信：AXI-Lite与HPS核的数据交互瓶颈突破

在FPGA SoC系统中，硬核（如ARM Cortex-A系列处理器）与软核（FPGA逻辑）的协同工作已成为实现高性能异构计算的核心范式。然而，这种架构下数据交互的效率往往受限于AXI-Lite接口的带宽与延迟特性。本文将结合实际工程经验，解析AXI-Lite与HPS核通信中的关键瓶颈，并提出优化策略。

电子设计自动化
2026-03-18

SoC FPGA
DC到3.2GHz采样率！PXI平台+开放FPGA赋能，我们打造了一款“软件定义”的锁相放大器

想要在噪声中提取微弱信号？不想被传统台式仪器的固定功能束缚？NI最新的锁相放大器FPGA参考设计来了！这是一套开放的IP，能够将PXI R系列、FlexRIO甚至示波器“变身”为高性能数字锁相放大器。

厂商动态
2026-03-17

锁相放大器 NI PXI FPGA
RISC-V开源生态在嵌入式硬件加速中的探索——基于FPGA的硬件乘法器实现

在嵌入式系统向智能化、高性能化演进的浪潮中，RISC-V开源指令集架构凭借其模块化设计和可扩展性，成为硬件加速领域的重要推动力。结合FPGA的可重构特性，基于RISC-V的硬件乘法器实现方案正逐步打破传统架构的性能瓶颈，为边缘计算、AI推理等场景提供高效算力支撑。

嵌入式分享
2026-02-06

RISC-V FPGA
NanoXplore和意法半导体联合推出欧洲航天级FPGA芯片

2026年2月6日，中国——欧洲知名的SoC FPGA和抗辐射FPGA技术设计公司NanoXplore与服务多重电子应用领域、全球排名前列的半导体公司意法半导体 (STMicroelectronics，简称ST，纽约证券交易所代码:STM) 近期宣布，NG-ULTRA已通过航天行业标准认证。这款防辐射加固型SoC FPGA是为中低轨卫星星座等航天应用专门设计，还将用于研制各种卫星设备系统，包括Galileo和Copernicus，以及可能实施的IRIS²等旗舰卫星任务。

意法半导体
2026-02-06

SoC SDR FPGA
硬件加速模块设计：嵌入式矩阵运算的FPGA实现

在嵌入式系统与边缘计算场景中，矩阵运算作为图像处理、信号分析、机器学习等领域的核心操作，其性能直接影响系统实时性与能效。传统CPU架构受限于串行执行模式，难以满足高吞吐、低延迟的矩阵计算需求。FPGA（现场可编程门阵列）凭借其硬件并行性、可定制化架构及低功耗特性，成为嵌入式矩阵运算硬件加速的理想选择。

电子设计自动化
2026-02-06

硬件加速嵌入式矩阵运算 FPGA
AMD 推出第二代 Kintex UltraScale+ 中端 FPGA，助力智能高性能系统

AMD 今日推出第二代 AMD Kintex UltraScale+ FPGA 系列，对于依赖中端 FPGA 为性能关键型系统提供支持的设计人员而言，可谓一项重大进步。

AMD
2026-02-04

工业自动化控制器 FPGA
FPGA在线调试技巧：SignalTap逻辑分析仪与虚拟I/O配置

在FPGA开发过程中，在线调试是验证设计功能、定位问题的关键环节。传统调试方法依赖外接逻辑分析仪，存在成本高、操作复杂、信号易受干扰等问题。而嵌入式调试工具如SignalTap逻辑分析仪和虚拟I/O（VIO）核，通过JTAG接口直接访问FPGA内部信号，成为现代FPGA调试的主流方案。

电子设计自动化
2026-01-21

逻辑分析仪 SignalTap FPGA
Microchip推出SDI IP内核与四通道CoaXPress™桥接工具包，进一步扩展PolarFire® FPGA智能嵌入式视频生态系统

该解决方案协议栈适用于下一代医疗、工业及机器人视觉应用，支持广播级视频质量、SLVS-EC至CoaXPress桥接功能及超低功耗运行

Microchip
2026-01-20

机器人嵌入式 FPGA
赋能工业、消费及机器视觉：贸泽开售 ams OSRAM Mira050 NIR增强全局快门图像传感器

2026年1月20日 – 专注于引入新品的全球电子元器件和工业自动化产品授权代理商贸泽电子(Mouser Electronics) 即日起开售ams OSRAM的新款Mira050近红外 (NIR) 增强全局快门图像传感器。Mira050是一款紧凑型0.5MP图像传感器，专为2D和3D消费类及工业机器视觉应用而设计。

贸泽电子
2026-01-20

图像传感器机器视觉 FPGA

首页上一页 1 2 3 4 5 6 7 8 9 10 下一页尾页

HDIY
yangsong901123
lghtjpu
mamahuhu1
hufuju
lqsgg
a626079130
fxmxh
lgby1314
黔驴技穷
天涯寻刀
zyxjudge
liangxiaofeng
sylar^z
zhang..yb
xuwenyao1
jason.tw
盗号4SB
织夜
liujz7

FPGA

DSP48E2的高级用法：乘加累加链与预加法器的性能优化

抗辐射加固设计：FPGA在航空航天应用中的三模冗余（TMR）实现

资源复用策略：利用Time-Multiplexing在小容量FPGA上实现大算法

FPGA云平台体验：AWS F1实例上的硬件加速开发流程解析

RISC-V核定制：在FPGA上实例化Rocket Chip并添加自定义指令集

FPGA时序收敛：关键路径手动布局与布线约束实战技巧

AI模型在FPGA上的部署：从TensorFlow/PyTorch量化到Vitis AI DPU的全流程

动态重配置实战：FPGA运行时逻辑功能切换指南

FPGA原型验证平台搭建：多片互联中的布线延迟优化与引脚分配策略

时序收敛的“后一公里”：Vivado/Quartus物理优化策略破解建立时间

贸泽电子开售：面向工业、AI、医疗、数据中心等领域的Altera Agilex 5 FPGA与SoC

FPGA SoC系统中硬核/软核通信：AXI-Lite与HPS核的数据交互瓶颈突破

DC到3.2GHz采样率！PXI平台+开放FPGA赋能，我们打造了一款“软件定义”的锁相放大器

RISC-V开源生态在嵌入式硬件加速中的探索——基于FPGA的硬件乘法器实现

NanoXplore和意法半导体联合推出欧洲航天级FPGA芯片

硬件加速模块设计：嵌入式矩阵运算的FPGA实现

AMD 推出第二代 Kintex UltraScale+ 中端 FPGA，助力智能高性能系统

FPGA在线调试技巧：SignalTap逻辑分析仪与虚拟I/O配置

Microchip推出SDI IP内核与四通道CoaXPress™桥接工具包，进一步扩展PolarFire® FPGA智能嵌入式视频生态系统

赋能工业、消费及机器视觉：贸泽开售 ams OSRAM Mira050 NIR增强全局快门图像传感器

相关标签

关注此标签的用户(458人)

热门活动

课程视频