DDR

单条可达256GB DDR5内存今年开始出货：十几个实例正在准备中

今年智能手机用上了LPDDR5新一代内存，桌面版的DDR5还要再等等，AMD/Intel两家的新平台还没来。不过DDR内存十年换一代的机会来了，2020年已经有十几个DDR5实例在准备中，速率从DDR

NVIDIA RTX 3090突然冒出：4992个流处理器、12GB GDDR6显存

GTC 2020图形技术大会因新冠疫情基本上被取消，NVIDIA下一代显卡也被大大推迟，传闻多时的“安培”(Ampere)核心、RTX 30系列到底何时到来、究竟什么规格一直是个谜。 正常来说，下一代

联想小新Pro13 2020真机亮相：2.5K屏 开盖即开机

联想小新Pro13 2020要来了，将于3月18日0点开启预售，3月24日0点正式开售。 小新Pro13 2020配备2.5K高分辨率16:10屏幕，100%sRGB高色域，四窄边，低蓝光，支持DC调

小米10国际版将至！小米官宣：3月27日新产品海外发布

3月7日消息 小米官方推特昨日宣布，将于3月27日在海外发布新产品。推文内容显示，本次发布的新品应为小米10国际版。根据此前报道，小米10 Pro则采用6.67英寸定制高端曲面原色屏，搭载高通骁龙86

AMD锐龙5000系列处理器最快2021年Q1问世：7nm+、DDR5来了？

按照AMD的规格，7nm Zen2之后的Zen3架构已经完成开发，将使用7nm+EUV工艺，IPC性能提升10-15%左右，今年下半年发布。Zen3之后就是Zen4了，最新爆料称Zen4处理器最快20

澜起科技：上市以来累计获得政府补助7678.04万元

3月6日消息，澜起科技发布关于获得政府补助的公告，公告显示，澜起科技股份有限公司（以下简称“澜起科技”或“公司”）及全资子公司澜起电子科技（昆山）有限公司（以下简称“澜起电子昆山”）自2019年7月2

AMD“推土机” APU A6-7480悄然上架：双核3.5GHz，售价259元

A6-7480 采用了双核心设计，主频3.5GHz，可提升至3.8GHz。FM2+接口，搭配DDR 3内存，支持原生Windows 7和 Windows 10系统。

低成本DDR内存电源设计

本文讲述了一个用于DDR memory|0">DDR（双数据率）存储系统低的成本电源电路。这个设计方案采用了NCP1570/NCP1571低压同步降压转换器。用来评估系统的参考设计采用了一个

DDR PCB Layout规则

在普通印制的布线中由于信号是低速信号，所以在3W原则的基本布线规则下按照信号的流向将其连接起来，一般都不会出现问题。但是如果信号是100M以上的速度时，布线就很有讲究了。由于最近布过速度高达300M的DDR信号，所

互连时序模型与布线长度分析

一般而言，对于SPI接口、MII接口、共享时钟的RMII接口或者SDRAM信号，走线应尽可能的短。对于DDR SDRAM信号以及RGMII等DDR时序的接口来说，多数情况下，组内等长确实是一种简便快速的方法。

先进高速传输接口及高速DDR存储器技术

当今的IC设计大幅增加了许多功能，必须运用既有的验证有效IP组件，以满足上市前置时间的要求。但是，由于功能要求与技术制程的差异，各公司必须提供的IP种类太多。创意电子

嵌入式DDR总线的布线分析与设计

利用高速数字分析仪和专用内存软件调试更高速率 DDR 信号

内存广泛应用于各种设备的单板。而随着电子产品对数据吞吐量的不断提高，内存也在更新换 代，进一步提升了速率，如新一代内存 DDR4，数据信号速率达到了 3.2Gbps。更高速率的内存信号，不仅 JEDEC 规范

DDR、GDDR显存傻傻分不清？

其实DDR内存和GDDR显存本来就是同宗同源，初期时DDR/GDDR、DDR2/GDDR2其实规范差异很小，频率等参数基本上都是一致，两者不分家，因此当时显卡即可以用DDR2颗粒，也可以用GDDR2显存颗粒。

基于Actel反熔丝FPGA的高速DDR接口设计

DDR线长匹配与时序

DDR布线在PCB设计中占有举足轻重的地位，设计成功的关键就是要保证系统有充足的裕量。要保证系统的时序，线长又是一个重要的环节。我们来回顾一下，DDR布线，线长匹配的基本原则是：地址，控制/命令信号与时钟做等长

控制DDR线长匹配来保证时序，在PCB设计时应该这么做！

布线在设计中占有举足轻重的地位，设计成功的关键就是要保证系统有充足的时序裕量。要保证系统的时序，线长匹配又是一个重要的环节。我们来回顾一下，布线，线长匹配的基本原则是：地址，控制/命令信号与时钟做等长。

实际应用的DDR时序

接下来我们会一步步地生成输入偏移约束，以便读者容易理解。图1描述了上升数据的时序，假定周期参数为5ns，占空比50％，所以半周期就是2.5ns。可以看到数据有效窗口只有2ns，因为相邻数据有250ps的边界。请留意时钟上

如何玩转DDR？要先从这五大关键技术下手

差分时钟是DDR的一个重要且必要的设计，但大家对CK#（CKN）的作用认识很少，很多人理解为第二个触发时钟，其实它的真实作用是起到触发时钟校准的作用。

DDR Memory系统裕量的特性化研究

Memory是系统运行和性能的核心。设计人员需要更好地了解内存子系统，以优化系统吞吐能力。 如今Memory炙手可热。最近在加利福尼亚州举行的2014 MemCon盛况空前，展厅里展示