分频器

基于低噪音单芯片高频分频器的PLL设计

VSAT是一种小卫星通信系统，可为边远地区的家庭和商业用户提供可靠的、具有成本效应的宽带数据和其它业务。VSAT采用一种小型天线来发送和接收卫星信号，可为所有处于卫星覆盖区域内的用户提供高带宽连接，无论用

基于CPLD的任意整数半整数分频器设计

0 引言　　在数字系统设计中,根据不同的设计需要,经常会遇到偶数分频、奇数分频、半整数分频等,有的还要求等占空比。在基于cpld（复杂可编程逻辑器件）的数字系统设计中,很容易实现由计数器或其级联构成各种形式的偶

基于ADF4110的频率发射系统

摘要：结合美国ADI公司推出低功耗宽带集成锁相环芯片ADF4110的性能特点以及锁相环频率合成器的原理，给出了用ADF4110锁相环芯片设计频率自动跟踪系统的硬件电路，并给出了频域和时域的测试结果，表明电路可以进行精确

556组成的4h定时电路图

　　如图是由556双时基电路组成的长达4h定时电路。在556双时基电路中间接入N8281分频器网络，不必用大体积电容器，即可得到相当长的时间延时。第一个l／2(556)以振荡器的方式工作，其周期为l／f。振荡器的输出加到N分

556组成的4h定时电路图

如图是由556双时基电路组成的长达4h定时电路。在556双时基电路中间接入N8281分频器网络，不必用大体积电容器，即可得到相当长的时间延时。第一个l／2(556)以振荡器的方式工作，其周期为l／f。振荡器的输出加到N分频器

488kHz信号发生器与分频器电路图

晶体振荡器与分频器电路图

晶体振荡器与分频器(74LS04)电路图

晶体振荡器与分频器(74LS04)电路图:

1488kHz信号发生器与分频器电路图

1488kHz主振器用石英晶体谐振器稳频，其输出由分频器进行分频，而得到4kHz、12kHz、124kHz三种不同的方波信号输出。电路如图所示。三极管VTl、VT2、VT4、VT6：3DG6C、β=50～85，VT3：3CG3D、β=50～85，VT5：3DGl30

PVDF心音脉搏测量电路

图所示为PVDF心音脉搏测量电路。该测量电路由单稳态振荡器(4538)、分频器(4024)、脉冲发生器(ICM7555)、计数器(4040)、锁存器(74HC513)、存储器(ROM)、七段锁存驱动器(7511)、七段数码发光管等组成。图(a)为PVDF心音

基于锁相环的频率合成器的设计

随着现代电子技术的发展，具有高稳定性和准确度的频率源已经成为通信、雷达、仪器仪表、高速计算机及导航系统的主要组成部分。高性能的频率源可通过频率合成技术获得。

基于FPGA的多种分频设计与实现

分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计

基于VHDL实现的十六路彩灯控制系统

本文介绍应用美国ALTERA公司的MAX+PLUSⅡ平台，使用VHDL硬件描述语言实现的十六路彩灯控制系统。

基于MSP430F449的数字频率计设计

本文主要介绍了MSP430F449单片机的性能特点，结合前置双模分频器SAB6456A和高速数字分频器74HC390的典型应用。