-
Xilinx UltraScale+高速SerDes接口设计要点
在Kintex/ Virtex UltraScale+（US+） 系列FPGA中，集成GTY/GTH/GXP Transceiver可提供 16Gbps~32Gbps（GTY） 的高速串行链路，广泛用于PCIe Gen3/4、10/25/100G Ethernet、JESD204B/C等协议。SerDes设计成败常在参考时钟、复位序列、均衡与通道对齐四个环节。本文提炼US+ SerDes实战要点。
-
针对高速串行接口设计的高效时钟解决方案
数字系统的设计师们面临着许多新的挑战，例如使用采用了串行器/解串器（SERDES）技术的高速串行接口来取代传统的并行总线架构。基于SERDES的设计增加了带宽，减少了信号数量
-
高性能FPGA中的高速SERDES接口
引言 串行接口常用于芯片至芯片和电路板至电路板之间的数据传输。随着系统的带宽不断增加至多吉比特范围，并行接口已经被高速串行链接，或SERDES （串化器/ 解串器）所取代 。起初， SERDES是独立的ASSP或ASIC器
-
FPGA实现中的SERDES接口设计和测试
近年来，芯片功能的增强和数据吞吐量要求推动了芯片产业从低速率数据并行连接转变到高速串行连接。这个概念被称为SERDES(Serializer-Deserializer)，包括在高速差分对上串行地传送数据，而不是用低速的并行总线。
wangjun88
fubingo
11944951abc
anzidage
xlhtracy007
