-
DDR5/DDR6内存设计：从堆叠到等长绕线的信号完整性仿真全流程
在DDR5/DDR6内存设计迈向6400MT/s甚至更高频率的进程中，信号完整性（SI）仿真已成为突破物理极限的核心工具。本文以实际工程案例为蓝本，解析从PCB叠层设计到等长绕线优化的完整仿真流程，揭示如何通过SI仿真实现纳秒级信号的精准控制。
-
DDR6内存、GDDR8显存5年后见！AMD：我还没用GDDR7呢
11月4日消息，在韩国举办的SK AI峰会上，SK海力士公布了未来存储计划路线图，作为三大原厂之一自然是相当有话语权的。
-
DDR6预布局信号完整性：ODT参数自适应与三维封装协同仿真方法
随着数据存储和处理需求的飞速增长，DDR（双倍数据速率）内存技术不断迭代升级。DDR6作为新一代高速内存标准，其数据传输速率大幅提升，这对信号完整性提出了更为严苛的挑战。在DDR6预布局阶段，确保信号完整性至关重要，其中ODT（On-Die Termination，片上终端电阻）参数自适应与三维封装协同仿真方法是解决信号完整性问题的关键技术手段。
-
SK海力士：2020年发布DDR5内存条，DDR6也开始策划了！
近日，SK 海力士负责人在接受采访时表示，准备在2020年发布DDR5内存条，频率起步5200MHz，另外DDR6内存也开始策划了，将在5~6年内研发。
