-
PCB多层板电源平面分割：电流路径分析与去耦电容布设策略
在高速数字电路设计中，电源完整性（PI）已成为影响信号完整性的关键因素。多层PCB的电源平面分割与去耦电容布设策略直接影响电源噪声抑制效果，本文从电流路径分析与电容优化配置两个维度展开技术探讨。
-
EDA信号完整性分析：从眼图测量到预加重参数调优实践
在高速数字电路设计中，信号完整性（SI）是确保系统可靠性的核心要素。眼图测量作为评估信号质量的关键工具，能够直观反映码间串扰、噪声和抖动对信号的影响。而预加重技术作为补偿高频损耗的核心手段，其参数调优直接影响眼图张开度与系统误码率。本文结合EDA工具链，系统阐述从眼图测量到预加重参数优化的完整实践路径。
-
高速数字电路设计，信号完整性分析、阻抗匹配与串扰抑制
高速数字电路已成为现代电子系统的核心，从5G通信基站到人工智能服务器，从自动驾驶控制单元到超高清显示驱动，其性能直接决定系统的可靠性与效率。然而，随着信号速率突破Gb/s量级，传统电路设计方法面临严峻挑战：信号完整性劣化、阻抗失配引发的反射、串扰导致的误触发等问题日益突出。本文将从信号完整性本质出发，系统解析阻抗匹配机制与串扰抑制策略，为高速数字电路设计提供理论支撑与实践指导。
-
从原理图到PCB：高速数字电路的EMC全流程设计闭环控制方法
高速数字电路向56Gbps PAM4、112Gbps NRZ等超高速率演进，电磁兼容性(EMC)问题已从辅助设计环节跃升为决定产品成败的核心要素。传统“设计-测试-整改”的串行模式因周期长、成本高，难以满足AI服务器、800G光模块等高端产品的开发需求。本文提出一种基于“原理图-PCB-测试验证”的全流程闭环控制方法，通过电磁仿真前置、信号-电源协同优化、动态阻抗补偿等技术创新，实现EMC问题从被动整改到主动预防的范式转变。
-
高速 SerDes 应用中的信号完整性实用指南，第 2 部分
本系列第一部分中描述的简单情况在实际应用中很少见。当高频信号通过非理想路径(例如 PCB 通孔)时，事情会变得更加复杂，PCB 通孔充当从 PCB 一层到另一层的导体，从而产生阻抗变化。
-
高速 SerDes 应用中的信号完整性实用指南，第 1 部分
信号完整性是许多设计人员在高速数字电路设计中处理的主要主题之一。当信号通过封装结构、PCB 走线、通孔、柔性电缆和连接器等互连件在从发送器到接收器的路径上传播时，它会导致数字信号波形的质量下降和时序错误。
-
3 种高速数字电路隔离技术
ADI的全集成式RS-485系统隔离解决方案iCoupler技术一直引领全球隔离技术的发展，提供了隔离与创新特性，采用单封装，是业界种类最齐全的隔离器产品，包括标准数字隔离器、采用 isoPower的数字隔离器、集成PWM控制器和
-
高速数字电路的信号完整性与电磁兼容性设计
摘要：在现代高速数字电路设计中，信号完整性和电磁兼容性是设计中非常重要的问题。只有很好地控制串扰、地弹、振铃、阻抗匹配、退耦等电磁兼容因素，才能设计出成功的电路。模拟电路原理在高速数字电路设计的分析和
-
解读高速数字电路中电子隔离应用技巧
概要 本应用报告概述了高速数字电路中电子隔离的必要性、实施以及特性，讨论了在一个隔离层上进行光、磁(电感)和电气(电容)信号传输的优点和缺点，并对ISO72x系列数字隔离器中使用的电容耦合技术作了特别的重
-
解读高速数字电路中电子隔离应用技巧
概要 本应用报告概述了高速数字电路中电子隔离的必要性、实施以及特性，讨论了在一个隔离层上进行光、磁(电感)和电气(电容)信号传输的优点和缺点，并对ISO72x系列数字隔离器中使用的电容耦合技术作了特别的重
-
高速数字电路的设计与仿真
介绍了专用于高速数字电路的仿真工具Hyperlynx，并使用它对高速数字电路中的阻抗匹配、传输线长度与串扰问题进行布线前的模型建立和仿真，通过仿真结果分析给出了相应解决办法，尤其在传输线长度上提供了LVDS电路的解决办法。
