-
拒绝时序违例：Xilinx/Intel FPGA中的关键路径分析与流水线优化实战
在FPGA设计中，时序违例如同隐藏的定时炸弹，轻则导致功能异常，重则引发系统崩溃。本文以Xilinx和Intel FPGA为平台，结合实战案例，解析关键路径分析与流水线优化技术，助你彻底告别时序违例。
-
SoC设计入门 - 建立时间与保持时间
SOC设计人员除了做好自己的设计工作外，还需要和DC等后端(中端)同事进行工作上的交互。
